$$P_i = \overline{a_i\, b_i \vee a_i p_{i-1} \vee b_i p_{i-1}}$$

где a_i, a_j – значение i и j разрядов первого операнда;
b_i, b_j – значение i и j разрядов второго операнда;
p_i – значение сигнала переноса из i разряда См;
p_{i-1} – значение сигнала переноса из (i –I) разряда См.

Благодаря описанному построению цепей внутригруппового переноса задержка на внутригрупповой перенос составляет I элемент на разряд.

Сумма в четных разрядах реализуется схемой (У46, У48, У50, У52 сборки 2; У48, У50, У52, У54 сборки 3), описываемой выражением:

$$\overline{S_j} = \overline{a_j \bar{p}_j \vee b_j \bar{p}_j \vee \bar{p}_j p_{j-1} \vee a_j b_j p_{j-1}}$$

а в нечетных разрядах – схемой (У45, У47, У49, У5I, У53 сборки 2; У49, У5I, У53, У55 сборки 3), описываемой выражением:

$$\overline{S_i = \bar{a}_i p_i \vee \bar{b}_i p_i \vee p_i \bar{p}_{i-1} \vee \bar{a}_i \bar{b}_i \bar{p}_{i-1}}$$

Для выработки сигналов переноса между группами используется схема группового переноса Сх Гр Пер (У4I-I, У4I-2, У4I-4, У42-–У44 сборки 3) и схемы, вырабатывающие сигналы разрешения распространения переноса через группу F_K :

F_1 – У65 (Iр, 2р, 3р, 4р) сборки 2;

F_2 – У72 (5р, 6р, 7р, 8р) сборки 2;

F_3 – У64 (9р, I0р, IIр, I2р) сборки 3.

Схема выработки сигнала F_K описывается выражением:

$$\overline{F_K = \bar{a}_i \bar{b}_i \vee \overline{a_{i-1}\, b_{i-1}} \vee \overline{a_{i-2}\, b_{i-2}} \vee \overline{a_{i-3}\, b_{i-3}}}$$

Схема выработки сигналов параллельного переноса между группами описывается выражением:

$$П1СН = \overline{\bar{C}_1 \cdot \overline{C_2 F_1} \cdot \overline{C_3 F_1 F_2} \cdot \overline{C_4 F_1 F_2 F_3}} =$$

$$= C1 \vee C_2 F_1 \vee C_3 F_1 F_2 \vee C_4 F_1 F_2 F_3$$

$$П2СН = \overline{\overline{C_2 \cdot \overline{C_3 F_2}} \cdot \overline{C_4 F_2 F_3}} = C_2 \vee C_3 F_2 \vee C_4 F_2 F_3$$

$$П3СН = \overline{C_3 \cdot \overline{C_4 F_3}} = C_3 \vee C_4 F_3$$

где C_1, C_2, C_3, C_4 – переносы с I, 5, 9 и I3 разрядов сумматора соответотвенно.

В младший разряд сумматора (У55-I, У63-I сборки 3) по цепи переноса из устройства управления (УУ) поступает сигнал "+I ⇒СМ" прибавления единицы к содержимому сумматора. Из сумматора в блок прерывания (БПр) поступают сигналы "П7р СМ", "П16 СМ", "СМ Зн2", которые используются для выработки признака ω при различных командах. Знаковые разряды сумматора ("СМ ЗнI", "СМ Зн2") также поступают в УУ для формирования условия "А22" ("СМ ЗнI"·"СМ Зн2" ∨ "СМ ЗнI"·"СМ Зн2"), которое используется для выработки в блоке прерывания признака φ ("А22 ⇒ T_{φ} "), и формирования условия "АI4" ("РОI ЗнI"·"СМ ЗнI" ∨"РОI ЗнI"·"СМ ЗнI") при выполнении операции деления. Со схемы группового переноса сигнал "ПI СМ" поступает в УУ на триггер $T_{\varepsilon 0}$.

Узел выполнения логических операций ЛО (I7 двоичных разрядов) предназначен для выполнения логических операций поразрядной дизъюнкции ($\vee$), поразрядной конъюкции ($\wedge$) и поразрядной операции отрицания равнозначности ($\oplus$) над операндами, поступающими с РОI и Р02. ЛО также используется для передачи содержимого сумматора на регистр результата (РР).

Результат операции с ЛО поступает на входы РР и на схему анализа содержимого См на нуль (Сх А"0").

Результат с ЛО на РР может передаваться прямым кодом, прямым кодом со сдвигом на один разряд вправо и прямым кодом со сдвигом на один разряд влево (по микрооперациям "ЛО⇒ РР", "$\vec{ЛО}$ ⇒ РР" и "$\overleftarrow{ЛО}$ ⇒ РР" соответственно).

Прием операндов с РОI и Р02 на ЛО разрешается по сигналам триггеров устройства управления $T_{ЛI}$ и $T_{Л2}$ ("РОI ⇒ ЛО", "Р02 ⇒ ЛО"), устанавливаемых в состояние "I" по микрооперациям "I⇒ $T_{ЛI}$" и "I⇒ $T_{Л2}$" соответственно.

В узле выполнения ЛО одновременно реализуются на соответствующих схемах операции "$\wedge$ ", "$\vee$ ", "$\oplus$ ", но на выход ЛО выдается результат одной из операций: поразрядной конъюкции, поразрядной дизъюнкции, отрицания равнозначности или суммирования в зависимости от наличия одной из микроопераций "$\wedge \Rightarrow$ ЛО", "$\vee \Rightarrow$ ЛО", "$\oplus \Rightarrow$ ЛО" или "$S \Rightarrow$ ЛО" соответственно.

Операция дизъюнкции реализуется на элементах У2I-2, У22-I, У23-3, У24-I, У25-I, У26-4, У27-I, У28-4, У29-I сборки 2 и элементах У2I-2, У22-3, У23-2, У24-2, У25-2, У26-2, У27-2,

У28-4 сборки 3, а операция отрицания равнозначности - на схемах (У40-У43 сборки 2 и У37-У40 сборки 3), описываемых выражением:

$$a \oplus b = \overline{ab \vee \bar{a}\bar{b}}$$

Операция конъюнкции реализуется на элементах У3I-У39 (входы 4, 5, 6) сборки 2 и элементах У29-У36 (входы 4, 5, 6) сборки 3.

Все микрооперации, кроме микрооперации "$\vee \Rightarrow$ Л0", поступают на все разряды Л0. Микрооперация "$\wedge \Rightarrow$ Л0" поступает раздельно на 3нI и 3н2, I-I5 разряды Л0. При установке в состояние "I" триггера устройства управления $T_{\vee}'$ запрещается поступление сигнала "$\vee \Rightarrow$ Л0" в дополнительный разряд Л0 ("3нI Л0", элемент У3I сборки 2) и, следовательно, запрещается выдача результата операции дизъюнкции в этом разряде и на выход разряда выдается нуль. Эта особенность передачи используется при операции логического сдвига вправо (для записи в старшие освободившиеся разряды РР нулей).

При правом двойном сдвиге содержимое младшего разряда Л0 (I5р Л0, элемент У28-I сборки 3) поступает в УУ для формирования сигнала переноса в РМР содержимого младшего разряда старших разрядов сдвигаемого числа.

Результат операции с Л0 на РР поступает в прямом (через буферные инверторы У2I-I, У22-3, У23-I, У24-3, У25-3, У26-2, У27-3, У28-2, У29-3 сборки 2 и У2I-4, У22-I У28-I сборки 3) и инверсном коде, а на схему анализа результата на нулевое содержание (Сх А "0") - инверсным кодом.

Схема анализа результата на нуль (Сх А "0") используется для выработки признака нулевого результата в логических операциях. Результат анализа со схемы Сх А "0" при логических операциях заносится в БПр на триггер T_{ω} по микрооперации "А5$\Rightarrow T_{\omega}$". Схема построена на элементах У30 (сборки 2) и УI9, У20 (сборки 3) в виде I6-разрядной схемы совпадения. Поскольку на Сх А "0" результат с Л0 поступает инверсным кодом, то сигнал совпадения вырабатывается при нулях во всех разрядах результата.

Регистр результата РР (I7 двоичных разрядов) предназначен для приема результатов логических операций и суммы из Л0, хранения и выдачи числовой информации на регистры РОI, РО2 и через

вентили индикации на индикацию в КПА.

Числа из ЛО на РР могут приниматься прямым кодом, со сдвигом на один разряд влево и прямым кодом со сдвигом на один разряд вправо. Вид передачи из ЛО в РР определяется тем, какая из микроопераций "ЛО⇒РР", "$\overleftarrow{ЛО}$⇒РР" или "$\overrightarrow{ЛО}$⇒РР" поступает на регистр результата из устройства управления.

Сигнал разрешения сдвига влево знаковых разрядов РР вырабатывается схемой, собранной на элементах У26-5, У29-I, У30-6, У32 сборки I и У90-I, У90-3, У90-4 сборки 2, для предотвращения сдвига знаковых разрядов ("РР Зн.I, Зн.2) при левом арифметическом сдвиге.

По микрооперации "$\overleftarrow{ЛО}$⇒РР" старший знаковый разряд ЛО записывается одновременно в ЗнI и Зн2 РР (элементы УI, У2 и У3, У4 соответственно сборки 2), т.е. происходит размножение знака числа. По микрооперации "ЛО⇒РР" в младший разряд РР поступает информация с клапана, разрешающего занесение содержимого I разряда РМР в I5 разряд РР (элементы УI5, УI6 сборки 3) и управляющегося триггером устройства управления ТСдв. Если триггер ТСдв находится в состоянии "I", то при микрооперации "$\overleftarrow{ЛО}$⇒РР" в I5 разряд РР записывается единица или нуль в зависимости от значения РМР′ Iр (сигнал "РМР′ Iр·ТСдв"), а если в состоянии "0", то в I5 разряд записывается нуль.

Триггеры регистра результата собраны на элементах I33ЛР3 (УI-УI8 сборки 2 и УI-УI6 сборки 3). Запись информации из ЛО на РР осуществляется по парафазным входам.

При выполнении операции умножения результат операции округляется, для чего в первом цикле умножения в первый разряд РР (элемент У5 сборки 2) по микрооперации "I⇒Iр РР" заносится единица. Имеется также шина установки всех разрядов РР в нулевое состояние (микрооперация "0⇒РР").

Сигнал "РР ЗнI" подается в УУ для анализа знака при арифметических операциях, а сигналы "РР Iр, 2р" (элементы У4, У5 сборки 2) поступают в УУ для выработки признака нормализованного числа.

Регистр младших разрядов РМР и вспомогательный регистр младших разрядов РМР совместно образуют сдвиговый регистр.

Регистр РМР используется для хранения младших разрядов двойного слова при операциях двойной длины. При операции умножения

регистр РМР совместно с РМР' используется для хранения и сдвига вправо множителя, при операции деления - для хранения и сдвига влево частного. При операции умножения младшие теряемые разряды произведения заносятся и хранятся на РМР. При операциях сдвига РМР используется для сдвига влево или вправо младших разрядов числа.

Регистр РМР собран на элементах У5-У2I, У25, У26. РМР состоит из параллельного регистра (элементы У5-У8), из схемы коммутации входов (элементы У9-УI9), из схемы управления записью (элементы У20, У25, У26).

Схема 0 разряда отличается от схемы остальных разрядов и состоит из элементов УI7, УI9-У2I. На входы РМР поступает информация с сумматора (прямым кодом по микрооперации "СМ⟹РМР") и с РМР' (прямым кодом со сдвигом на один разряд влево по микрооперации "$\overleftarrow{\text{РМР}}$⟹РМР" при левом сдвиге и прямым кодом со сдвигом на один разряд вправо по микрооперации "$\overrightarrow{\text{РМР}}$⟹РМР" при правом сдвиге).

В I разряд РМР (элементы У5, У9 сборки I) по микрооперации "$\overrightarrow{\text{РМР}'}$⟹РМР" через клапан, управляемый триггером устройства управления ТСдв поступает содержимое I5 разряда Л0. Если триггер ТСдв находится в состоянии "I", то в I разряд заносится I5р Л0 (сигнал "Л0 I5р·ТСдв"), а если триггер ТСдв находится в состоянии "0" - нуль. Эта передача используется при правом сдвиге двойного слова (знаковый разряд РМР не сдвигается). При операции деления в младший разряд РМР (элементы У8, УI6 сборки I) по микрооперации "$\overleftarrow{\text{РМР}'}$⟹РМР" заносится в каждом цикле деления очередной разряд частного (сигнал "Разр.Част."), а в знаковый разряд (элемент У2I сборки I) по микрооперации "Зн Ч⟹Зн РМР" заносится знак частного (сигнал "Зн Ч"). При выполнении операции деления содержимое знакового разряда РМР ("0р РМР") выдается в УУ на схему анализа. При выполнении операции умножения содержимое "0р" и "I5р РМР" используется при формировании условия АI3 ("I5р РМР"·АI0 "0р РМР"·АI0), а содержимое РМР I5р выдается в УУ на схему анализа.

В РМР шина установки всех разрядов в состояние "0" (микрооперация "0⟹РМР"), а также автономная установка в состояние "0" знакового разряда РМР (Зн РМР) по микрооперации "0⟹Зн РМР". Информация с выходов РМР поступает прямым кодом на РМР' , на РОI и через вентили индикации в КПА (на индикацию).

Вспомогательный регистр РМР′ выполнен в виде I5-разрядного параллельного одновходового регистра на элементах УI-У4 сборки I. На вход РМР′ поступает информация с РМР по микрооперации "РМР⟹РМР′". С выхода РМР′ информация со сдвигом на один разряд влево или на один разряд вправо поступает на РМР (по соответствующим микрооперациям "$\overleftarrow{РМР'}$⟹РМР" или "$\overrightarrow{РМР'}$⟹РМР").
Содержимое первого разряда РМР′ (РМР′ Iр, элемент УI сборки I) при левом двойном сдвиге по микрооперации "$\overleftarrow{РМР'}$⟹РМР" через клапан, управляемый триггером устройства управления ТСдв, поступает на I5 разряд регистра результата (РР).
Регистр номера команды РНК предназначен для приема из сумматора и хранения номера очередной команды. При чтении команды номер команды передается как адрес из РНК на регистр адреса (РА) (микрооперация "РНК⟹РА"), а при модификации номера команды - в РОI (микрооперация "РНК⟹РОI").
РНК выполнен в виде I6-разрядного параллельного одновходового регистра на элементах У46-У53 сборки 4 и элементах У43-У50 сборки 5.
Содержимое сумматора поступает (по микрооперации "СМ⟹РНК") на парафазные входы РНК. На РА и РОI информация с РНК выдается с единичных и нулевых выходов триггеров, а на индикацию в КПА через вентили индикации - с единичных выходов.
Регистр индексов РИ предназначен для хранения базового адреса и выполнен в виде I6-разрядного одновходового регистра на элементах У55-У62 сборки 4 и элементах У5I-У58 сборки 5.
На парафазные входы РИ поступает информация из сумматора по микрооперации "СМ⟹РИ". Содержимое РИ с единичных выходов триггеров передается в регистр РОI при модификации адреса и при записи в ЗУ, а также через вентили индикации в КПА на индикацию.
Регистр адреса РА (I6 двоичных разрядов) предназначен для хранения адресов обращения к запоминающим устройствам. Регистр РА принимает информацию из сумматора (адрес операнда) и из РНК (адрес выбираемой команды).
Регистр адреса выполнен в виде параллельного двухвходового регистра на элементах У74-У8I сборки 4 и элементах У68-У75 сборки 5. Содержимое РНК заносится на РА по парафазному входу

(по микрооперации "РНК ⇒ РА"). Содержимое сумматора заносится на РА по микрооперации "СМ ⇒ РА" через клапаны регистра (элементы У70-I, У7I-4, У7I-3, У72-I, У72-2, У82-I, У83 сборки 4 и У64-3, У65-3, У65-4, У66-3, У76, У77-2, У78-2 сборки 5) с предварительной установкой в состояние "0" регистра (по микрооперации "0 ⇒ РА"). На нулевой разряд РА (элемент У74-2 сборки 4) через клапан (У82-I сборки 4) поступает сигнал ("I ⇒ Ор РА"), устанавливающий его в состояние "I". Сигнал "Ор РА" выдается в УУ как признак обращения к ПЗУ.

Для установки на РА признака КПА (единицы в I и 2 разрядах РА и нуль в нулевом) используется микрооперация "Пр КПА ⇒ РА" (через элементы У82-2, У83 сборки 4), поступающая с КПА. На входе инвертора У85-I поставлен делитель RI/R2 для предотвращения прохождения помех при отключении КПА.

При выполнении операции обмена ССП из блока прерывания в I3 и I4 разряды РА (элементы У73, У74 сборки 5) по парафазным входам (через клапаны У76-2, У77, У78-I сборки 5) по микрооперации "АПр ⇒ РА" заносится адрес необходимого ССП (сигналы "I3р АПр ССП" и "I4р АПр ССП" соответственно), 8 разряд РА (элемент У68 сборки 5) через клапан У76-I (сборки 5) принудительно устанавливается в состояние "I", а I5 разряд РА устанавливается через клапан У79-2 (сборки 5) в состояние "0".

При чтении двойного слова из ЗУ или записи в ЗУ для преобразования адреса используется микрооперация "+I ⇒ РА". При обращении за двойным словом сначала выбираются младшие разряды, которые всегда расположены по четному адресу (в I5 разряде нуль). Затем выбираются старшие разряды, адрес которых получается прибавлением единицы к начальному адресу (адресу младшей части) по микрооперации "+I ⇒ РА" (в У75-2 через У78-2 сборки 5).

На выходе РА расположен дешифратор признака ЗУ (элементы У69-I, У69-2, У73 сборки 4). На вход дешифратора поступают сигналы с трех старших разрядов адреса (элементы У74-I, У75, У76 сборки 4) и в зависимости от сочетания разрядов на выходе дешифратора вырабатывается признак обращения к соответствующему ЗУ (ОЗУ, ППЗУ, КПА, табл.8).

Таблица 8

Вид памяти	Разряд адреса	Функция выхода ДШ	
		А-3I3-2	А-3I3-2А
ОЗУ	000 001	$a_0 \cdot a_1$	$a_0 \cdot a_2$
ШЗУ	010	$a_0 \cdot a_1 \cdot a_2$	$a_0 \cdot a_1 \cdot a_2$
ЗУ КПА	011	$a_0 \cdot a_1 \cdot a_2$	$a_0 \cdot a_1 \cdot a_2$
ПЗУ	100 101 110 111	a_0	a_0

В табл.8 " a_0 " соответствует 0р РА, а " a_1 " и " a_2 " - соответветственно I и 2 разрядам РА.

Информация, находящаяся в РА, снимается с нулевых выходов триггеров и через буферные инверторы (У69-3, У70-2, У70-3, У70-4, У7I-I, У7I-2, У7I-3, У72-4 сборки 4 и У64-I, У64-2, У65-I, У65-2, У66-I, У66-3, У67-2, У67-I сборки 5) выдается в ЗУ (ОЗУ, ПЗУ, ШЗУ, КПА) и в КПА на индикацию.

Счетчик циклов (СчЦ) предназначен для подсчета числа циклов при выполнении циклических операций (деление, умножение, нормализация, сдвиг).

Счетчик циклов выполнен на элементах У3I, У32. Количество сдвигов при операциях сдвига заносится параллельно через клапаны счетчика (У27-У30) с II-I5 разрядов регистра Р02 прямым (микрооперация "Р02$\Longrightarrow$СчЦ") или обратным кодом (микрооперация "$\overline{\text{Р02}}\Longrightarrow$СчЦ") в зависимости от направления сдвига. Для подсчета числа сдвигов или циклов в каждом цикле по микрооперации "+I$\Longrightarrow$СчЦ" содержимое счетчика увеличивается на единицу(У35-5,(У3I сборки I).

Окончание операции при умножении и делении определяется по сигналу "AIO" (СчЦ = I6), а при сдвиге по сигналу "A9" (СчЦ = 0), которые вырабатываются схемой анализа Сх А (эле-

менты У34, У36, У37 сборки I). Сх А фиксирует состояния счетчика 0I0000 (СчЦ = I6) и 000000 (СчЦ = 0). Счетчик циклов устанавливается в состояние "0" по микрооперации "0 $\Rightarrow$СчЦ". Информация со счетчика циклов выдается на РОI (I-4 разряды для записи в ЗУ при операции нормализации) и через вентили индикации на индикацию в КПА.

В зависимости от значений "РМР 0р", "РМР I5р" и "AI0" (СчЦ=I6) в схеме анализа содержимого счетчика циклов (У38, У36-6 сборки I) вырабатывается условие "AI3" (РМР I5р · "AI0" $\vee$РМР 0р · "AI0"), которая также, как и сигналы "А9" (СчЦ = 0) и "AI0" (СчЦ = I6), поступает в устройство управления на схемы анализа.

Схема свертки содержимого первого операнда (СхСвI) предназначена для образования контрольного кода слова, содержащегося в регистре РОI.

Информация с РОI на СхСвI поступает прямым и обратным кодом. Поскольку в А-3I3-2 принят контроль информации на нечетность по полуслову, то СхСвI состоит из двух сверток, одна из которых (СхСвI Iр на элементах У45-I, У86-У90 сборки 4) образует контрольный код 0-7 разрядов регистра РОI, а вторая (СхСвI 2р на элементах У79-У84 сборки 5) - 8-I5 разрядов РОI.

Сигналы с выходов схем сверток (СхСвI Iр, СхСвI 2р) выдаются как I6 и I7 разряды числа на кодовые шины записи (КШЗп).

Обозначим с 0 по 7 разряды РОI через a_0 , a_1 ... a_7 , т.е. РОI 0р соответствует a_0 и т.д. Тогда на первом ярусе схемы свертки реализуются функции:

$\underbrace{a_0\bar{a}_1 \vee \bar{a}_0 a_1}_{b_1}$ (У70-1), $\underbrace{a_2\bar{a}_3 \vee \bar{a}_2 a_3}_{b_2}$ (У70-2), $\underbrace{a_4\bar{a}_5 \vee \bar{a}_4 a_5}_{b_3}$ (У76-1), $\underbrace{a_6\bar{a}_7 \vee \bar{a}_6 a_7}_{b_4}$ (У76-2)

На втором ярусе реализуются функции:

$$f_1 = \overline{a_0\bar{a}_1 \vee \bar{a}_0 a_1 \cdot a_2\bar{a}_3 \vee \bar{a}_2 a_3} \vee \overline{a_0\bar{a}_1 \vee \bar{a}_0 a_1} \cdot \overline{a_2\bar{a}_3 \vee \bar{a}_2 a_3} = \overline{b_1\bar{b}_2 \vee \bar{b}_1 b_2}$$

(на элементах У7I-I, У7I-2, У72-I)

$$f_2 = \overline{a_4\bar{a}_5 \vee \bar{a}_4 a_5 \cdot \bar{a}_6\bar{a}_7 \vee \bar{a}_6 a_7} \vee \overline{a_4\bar{a}_5 \vee \bar{a}_4 a_5} \cdot \overline{a_6\bar{a}_7 \vee \bar{a}_6 a_7} = \overline{b_3\bar{b}_4 \vee \bar{b}_3 b_4}$$

(на элементах У77-I, У77-2, У78-I).

На выходе СхСвI Iр реализуется следующая функция:

$F = f_1\bar{f}_2 \vee \bar{f}_1 f_2 = \overline{\bar{b}_1 b_2 \vee b_1 \bar{b}_2} \cdot \overline{\bar{b}_3 \bar{b}_4 \vee b_3 b_4} \vee \overline{\bar{b}_1 \bar{b}_2 \vee b_1 b_2} \cdot \overline{\bar{b}_3 \bar{b}_4 \vee b_3 b_4} =$

$= \bar{f}_1 \bar{f}_2 \vee f_1 f_2$ (на элементах У7I-3, У7I-4, У72-2).

Схема свертки содержимого второго операнда (СхСв2) предназначена для образования контрольного кода слова, содержащегося в регистре Р02.

Информация с Р02 на СхСв2 поступает прямым кодом. СхСв2 выполнена на элементах У22, У23 сборки I.

Код с выходом схемы свертки (СхСв2 Iр, СхСв2 2р) передается на схему сравнения (СхСр) в блок прерывания, где сравнивается с контрольным кодом числа, принятого из ЗУ, и в КПА на индикацию.

Вентили магистрали индикации (ВИ) предназначены для организации магистрали выдачи на индикацию содержимого регистра БА. Вентили выполнены на элементах У37-У45 сборки 4 и элементах У33-У42 сборки 5.

На входы вентилей поступают сигналы с регистров РР, РНК, РИ, РМР и СчЩ. В зависимости от того, какая из микроопераций поступает из КПА на вентили ("РР⟹КПА", "РНК⟹КПА", "РИ⟹КПА" "РМР⟹КПА" или "СчЩ⟹КПА") в магистраль передаются сигналы из соответствующего узла. На выходы вентилей индикации выдаваемое число поступает инверсным кодом.

Регистр запросов прерываний (РЗПр) предназначен для запоминания и хранения импульсных сигналов запросов прерывания. РЗПр состоит из II триггеров хранения запросов прерывания, разбитых на три класса.

К I классу относятся триггеры:

- запроса прерывания по включению питания ТВкл;
- запроса прерывания по выключению питания ТВыкл;
- запроса прерывания по временной метке первой ТВрМI;
- запроса прерывания по временной метке второй ТВрМ2.

Ко 2 классу относятся триггеры:

- запроса прерывания по внешней причине первой ТВнI;
- запроса прерывания по внешней причине второй ТВн2;
- запроса прерывания по внешней причине третьей ТВн3;
- запроса прерываний по внешней причине четвертой ТВн4.

К 3 классу относятся триггеры:

- запроса прерывания по признаку предварительного отказа ТПрОтк;
- запроса прерывания по ошибке при выборе из ЗУ Тψп;
- запроса прерывания по ошибке обращения к ЗУ Тψобр.

Триггеры ТВкл (У1) и ТВыкл (У1) выполнены по одинаковой схеме. Поскольку запросы прерывания по включению и по выключению питания не могут возникнуть одновременно, при установке одного из триггеров в состояние "1" второй триггер этим же сигналом устанавливается в состояние "0".

Сброс запроса прерывания происходит после окончания обслуживания данного запроса по микрооперации "РКПр⟹РЗПр" занесением "0" в триггер по входу Д, в котором хранится обслуживаемый запрос прерывания. Такой способ снятия запроса после его обслуживания используется во всех классах. Все триггеры ТВрМ1 (У2), ТВрМ2 (У2), ТВн1 (У3), ТВн2 (У3), ТВн3 (У4), ТВн4 (У4), ТПрОтк (У5), Тψп (У5), Тψобр (У6) функционально идентичны. Триггеры в состояние "1" устанавливаются сигналом запроса прерывания по соответствующей причине (триггер Тψп на входе дополнительно стробируется сигналом "СхСр⟹Тψп"). Сброс триггеров в состояние "0" происходит либо после отработки запроса путем занесения в триггер кода с РКПр (см.выше), либо сигналом начальной установки. Все триггеры выполнены на элементах I33ТМ2.

Сигналы с нулевых выходов триггеров РЗПр поступают на схему анализа приоритета классов, а сигналы с единичных выходов – на вход регистра кода прерывания.

Схема анализа приоритета классов (СхА Пр Кл) предназначена для определения класса, который должен обслуживаться в первую очередь. СхА Пр Кл состоит из элементов У19-1, У19-2, У20, У21, У22-1, У22-2, У23-1, У24. При анализе запросов